Como Senior FPGA Architect, asumirás la responsabilidad de definir y liderar la arquitectura FPGA de un sistema complejo que combina hardware de altas prestaciones, IPs propietarias y una capa software avanzada orientada a sincronización determinista y control distribuido.
Trabajarás sobre plataformas que requieren baja latencia, alta precisión temporal, procesamiento paralelo y coherencia entre múltiples dispositivos, integrando tu diseño en un ecosistema donde conviven instrumentación, firmware, drivers y software de control.
El rol está basado en Barcelona, en formato híbrido, dentro de un equipo internacional de I+D donde tu criterio técnico tendrá impacto directo en la evolución del producto.
¿Qué harás?: (visión técnica)
Diseñarás y documentarás arquitecturas FPGA de alto nivel, definiendo particiones funcionales, interfaces, pipelines, sincronización y restricciones de timing.
Traducirás casos de uso complejos en requisitos arquitectónicos, considerando throughput, latencia, jitter, escalabilidad y compatibilidad con el sistema global.
Definirás y validarás interfaces entre IPs, buses internos, protocolos de comunicación y mecanismos de sincronización entre hardware y software.
Alinearás tu arquitectura con el resto del stack: software host, drivers, firmware, APIs y herramientas de control.
Liderarás la implementación en SystemVerilog, asegurando calidad estructural, timing closure y mantenibilidad.
Participarás en simulación, verificación funcional, análisis de temporización estática y validación en hardware real.
Colaborarás con equipos de software, sistemas y QA para garantizar una integración robusta y reproducible.
Propondrás mejoras arquitectónicas para futuras generaciones del producto, anticipando limitaciones y cuellos de botella.
Lo que necesitas dominar:
Arquitectura FPGA a nivel de sistema: partición funcional, interfaces, sincronización, restricciones y trade‑offs.
SystemVerilog para diseño RTL de media y alta complejidad.
Timing closure avanzado: STA, constraints, CDC, sincronizadores, multiclok, resets y análisis de rutas críticas.
Integración de IPs y bloques complejos dentro de sistemas heterogéneos.
Simulación y verificación funcional (QuestaSim, Vivado Simulator u otros).
Dispositivos Xilinx y flujo completo Vivado (synthesis, implementation, constraints, bitstream).